首页 >雅砻戎馨门户网站>科技>Chiplet时代来临

Chiplet时代来临

2019-11-08 12:53:00 作者:匿名

日前,中国工程院院士徐居延(Xu Juyan)在一份题为“回归道路:封装和重新布线芯片产业”的报告中指出,经典的二维缩放已经“耗尽”了现有的技术资源,现在通过节点将性能翻倍的方法已经失败。用于强调ppa的单片集成电路,即更高的性能、更低的功耗和更小的面积。这个逻辑方向是时候纠正了!因此,3d异构集成、mcp(多芯片封装多芯片封装)、sip(系统级封装)、pop(封装上封装)等封装技术已经成为摆脱2d同构集成的机会。三维异构集成的基础是ip重用。徐居延院士在报告中高度评价了三维异构集成技术的潜力。

什么是小芯片

近年来,小芯片已经成为半导体行业的热门词汇。从科学研究和产业的角度来看,这是一个可以延缓摩尔定律失效、减缓加工时间、支持半导体产业持续发展的有效方案。

简而言之,小芯片实际上是一个商业化的芯片,具有usb和内存等特性。从系统的角度出发,首先对复杂的功能进行分解,然后开发出各种具有单一特定功能的裸芯片和相互模块化组装,如数据存储、计算、信号处理、数据流管理等功能。最后,基于此,建立了小芯片的芯片网络(未来的计算机系统可能只包括一个cpu芯片和几个gpu,它们都连接到小芯片以形成芯片网络)。

以前,在设计soc时,我们从不同的ip供应商那里购买一些ip,包括软核(代码)或硬核(布局),结合我们自己开发的模块,组装成soc,然后在某个制造工艺节点上完成芯片设计和生产的整个过程。在小芯片模式时代,对于一些知识产权来说,可能不需要设计和生产知识产权本身,而只需要购买他人已经制造的芯片,然后通过高级封装形成sip(系统封装)。所以小芯片也是一个ip,但是它是以芯片芯片的形式而不是软件的形式提供的。

小芯片模式可能会给从上游eda工具、ic设计到制造工艺、高级密封和测试的产业链带来颠覆性的创新革命。

小芯片发展现状。

理论上,小芯片模式是一种开发周期短、成本低的方法,为选择先进工艺和主流成熟工艺提供了灵活性。它可以封装不同节点工艺(10纳米、14/16纳米和22纳米)、不同材料(硅、砷化镓、碳化硅、氮化镓)、不同功能(cpu、gpu、fpga、rf、i/o、存储器)和不同半导体公司的芯片。

目前,小芯片模型仍处于早期开发阶段,美国主要围绕darpa的芯片(Common异类集成和知识产权重用策略)项目进行开发。在芯片项目中,有英特尔和micron等大型半导体企业,以及synopsys和candence等eda工具开发企业。有大型国防公司,如诺斯罗普·格鲁曼公司、洛克希德·马丁公司和波音公司,也有大学,如密歇根大学、佐治亚理工学院和北卡罗来纳州立大学。

2018年10月,七家公司成立了ODSA(开放领域特定架构)组织。目前,该组织有50多个成员。其目标是建立小芯片开放标准,促进小芯片生态系统的形成,并推广低成本soc替代品。换句话说,一系列模块化芯片或小芯片通过裸芯片和管芯到管芯的互连方案被封装和集成。

迄今为止,许多公司已经创建了自己的小芯片生态系统。

Minoru Electronics自创始人sehat sutardja博士在isscc 2015上提出mochi(模块化芯片)架构概念以来,推出了一系列虚拟soc产品。mochi可以作为许多应用的基准架构,包括物联网、智能电视、智能手机、服务器、笔记本电脑、存储设备等。

资料来源:isscc & marvell

不幸的是,随着创始人周秀文辞去首席执行官一职,很长一段时间都没有听到关于莫愁的新消息。

Xilinx于2017年发布了hotchip中的第四代堆叠方案vu3xp,并于2018年发布了第一款具有3个16nm fpga和2个dram的ccix接口芯片,旨在证明ccix能够支持多核高性能arm cpu和fpga加速器,从裸芯片层面实现一致互连。

Amd推出了由小芯片技术生产的代号为“罗马”的第二代肖勇eypc zen2 cpu芯片,内置多达八个7纳米cpu裸芯片和一个14纳米i/o裸芯片,其中前者只有cpu内核、各级缓存和无限结构总线端口。由于新技术,可以获得更小的面积、更强的性能和更低的功耗。后者特别独立,集成了输入输出、内存控制器、pcie控制器和infinity fabric总线端口,可以更方便、更高效地处理各种cpu内核和不同处理器的互连。该工艺为14纳米,因为对新工艺不敏感,旧工艺更成熟,成本更低,符合针对不同ip采用最合适工艺的小芯片设计原则。

据悉,amd还将推出由小芯片技术生产的代号为“米兰”的第三代龙啸eypc zen3 cpu芯片,该芯片将内置15个裸芯片,比第二代多6个。

为了应对互连标准的挑战,英特尔首先提出了高级接口总线(aib)标准。在darpa的芯片项目中,英特尔向项目中的企业开放aib标准,以推广小芯片标准。Aib是一种时钟转发并行数据传输机制,类似于ddr dram接口。目前,英特尔免费提供aib接口许可证,以支持广泛的小芯片生态系统,包括设计方法或服务提供商、铸造厂、包装厂和系统供应商。这一举措将加速aib标准的快速普及,并有望在未来成为类似arm AMBA总线的行业标准。

基于2014年EMIB(嵌入式多芯片互连桥)技术的发布,英特尔在2018年底将其升级为名为foveros的逻辑晶圆3d堆叠技术。使用foveros技术,裸芯片之间的互连可以通过emib在二维平面上实现,tsv(通过硅通孔)也可以用于在三维垂直方向上实现裸芯片之间的堆叠。每个裸芯片使用的过程可能不同。先进的包装技术用于包装,充分利用二维和三维空间。

Emib技术已经在英特尔stratix 10 fpga芯片上使用。我们可以预期foveros技术将在未来英特尔的cpu/fpga/gpu/ai芯片上进一步实现。Foveros与emib相结合可满足各种应用、功率范围和外形规格的要求,提供低成本和高性能的芯片选择。英特尔预计在2019年下半年推出一系列使用foveros技术的产品。首款foveros产品将集成高性能10纳米模块芯片和低功耗22纳米基础芯片。

2019年,英特尔将推出联合emib技术,这是2d emib技术的升级版本。它可以互连两个或多个foveros芯片,以实现更高的计算性能和数据交换能力。它还可以连接模拟器、内存和其他带宽非常高、功耗非常低的模块,基本上实现了单芯片性能。

2019年6月初在日本京都举行的超大规模集成电路研讨会上,TSMC展示了自己设计的小芯片“这”。它采用7纳米工艺,面积仅为27.28平方毫米(4.4毫米x6.2毫米),并采用cowos(晶圆级封装)。

资料来源:互联网

双芯片结构可以通过添加附加phy来扩展,并且可以在芯片的不同单元之间以及不同芯片之间形成互连。一个有4个皮质a72内核,另一个有6mib缓冲区。标称最大主频为4ghz,实测最大频率实际达到4.2ghz(1.375v)。TSMC说,该芯片是为高性能计算平台设计的。

同时,TSMC还开发了新的互联技术lipincon,每平方毫米海岸线带宽密度为67gbps,引脚速度为8.0gbps,物理层能耗效率为0.56pj/b。据估计,这项技术将于2020年问世。

吉格科技专注于快速芯片设计和制造,并提出了一个名为zip的集成平台。通过独特的“电路设计+封装+sdk+算法”,提供采用saas模式的芯片设计方案,并采用2.5d/3d封装技术。基础芯片是吉戈吉开发的硅基芯片,上层是第三方的模块芯片,包括传感器、通信、存储等。从而实现低成本、高速度、小体积、低功耗的系统集成。志格技术采用的小芯片模型大大缩短了物联网芯片的研发周期,可以将物联网芯片的设计和制造流程从一年以上缩短到2-4周。

图片来源:吉格科技官方网站

中国在系统集成方面也取得了良好的成绩:

就收入而言,常典科技是中国最大的包装公司。领先于先进的包装技术和大规模生产能力。在包装技术领域拥有多年的经验和核心专利保护,如ewlb、fo、wlcsp、bump、ecp、pop、sip、pip等。这也为小芯片的发展奠定了基础。

华金半导体成功开发了小孔径tsv工艺,并进一步开发了一整套转接板工艺。它可以在中间通道成熟的基础上实现大规模生产,实现不同结构或不同功能的多个芯片系统的集成。Tsv直径小,间距小,可以实现高密度芯片封装。芯片之间的互连通过面内线路实现,这可以重新分配电源、接地和信号引脚。这些电信号可以通过底部的tsv输入和输出,从而显著减少输入和输出引脚的数量。该功能芯片不需要改变现有的结构和设计,与不同的芯片组合匹配,灵活性和集成度高,适用于对尺寸要求严格的高频高速电子产品。所有芯片和互连线都是密封的,只有少数端口暴露出来,整个系统具有更好的密封性能和可靠性。同时,适配器板也可以设计为散热进行热管理。

照片:华金半导体

华天科技已经成功开发出嵌入硅衬底的扇出式三维封装技术。该技术采用tsv作为垂直互连,可以实现异构芯片的三维集成,互连密度可以远远高于目前的TSV信息技术。该流程已经开发,与国际客户的产品开发进展顺利。

嵌入硅衬底的扇出3d封装结构示意图(照片提供:华天科技)

通福微电子有限公司积极培育先进的封装技术。公司拥有先进的封装技术平台(wlcsp、cu柱晶圆凸点、焊料晶圆凸点、au晶圆凸点)、引线键合+fc混合封装技术,成功开发了芯片对晶圆、扇出wlp、扇出晶圆凸点技术。针对5g时代大数据、云计算和低数据延迟要求的特点,公司正在积极开发面向高性能计算(hpc)的2.5d内插高端封装技术。

小芯片的未来

Soc(片上系统)变得越来越集成,在先进技术过程中芯片研发和制造的成本呈指数级增长。过去,设计28纳米芯片的研发成本约为5000万美元,7纳米的研发成本上升至3亿美元,未来3纳米芯片的研发成本将达到惊人的15亿美元。很少有无寓言的公司能负担得起如此昂贵的前期投资。

资料来源:国际商业战略公司。

随着芯片制造工艺从10纳米7纳米、7纳米到5纳米到下一个3纳米,每次工艺缩减所需的成本和开发时间大大增加。此外,当芯片工艺接近1纳米时,它将进入量子物理世界,现有工艺将受到量子效应的极大影响。然而,拥有先进技术的玩家越来越少。将来,只有TSMC、三星、英特尔和中芯国际可以在10纳米以下比赛。

所有这些都表明,后摩尔定律时代确实已经到来。工业发生了许多变化。

徐居延院士在报告中还指出,后摩尔时代单片同质集成的“重新布线”到三维多芯片异质封装集成技术是一个重要趋势,因为三维多芯片异质封装可以提供更高的带宽、更低的功耗、更低的成本和更灵活的外形因素。目前,odsa正在制定小芯片开放标准,促进小芯片生态系统的形成,并推广低成本soc替代品。在不久的将来,该公司将能够根据需要从多个供应商中灵活选择最佳小芯片,从而降低单片soc的高nre挑战,并获得快速上市的优势。徐居延院士还表示,小芯片的构建模块模型整合了流程选择、架构设计和商业模式三大灵活性。它能促进主动创新,并能促进微系统、芯片架构创新、系统架构创新、dsa/dsl开发、可重构计算和软件定义系统的发展。

巧合的是,SMIC联合首席执行官赵海军博士在其最近题为“立足中国,规划未来,欢迎集成电路产业的新发展”的报告中,对小芯片模型同样乐观。他在报告中表示,摩尔定律奖金几乎没有剩余节点,但系统的复杂性要求将继续遵循原来的轨迹。一些额外的功能将被放入其他芯片中,然后它们将像积木一样被拼接和堆叠,循环往复。同时,过程技术的学习曲线成本太高。一个大芯片被分成几个小芯片进行生产,可以避免裸芯片的尺寸不断增加。每个裸芯片可以使用不同的优化工艺,从而大大提高成品率,提前完成升级和升级。此外,新一代大芯片的全覆盖开发成本太高。重复使用原节点设计的ip可以有效节约成本,加快上市时间。然而,由不同的人独立设计的单芯片,如cpu和内存,在组合时会有严重的性能损失,正如限速和红灯使宝马和丰田跑得一样慢,所以需要多芯片组合的规范化设计。因为不同的小芯片需要一起设计,通过同一个设计者或者使用同一个通信ip,而且产品公司不愿意让一家代工公司做所有的小芯片,所以它不会完全采用代工公司提供的ip方案,从而为代工公司提供了一个在未来提供更多公共ip来支持小芯片模式的机会。

2019年7月刚加入武汉洪欣的前TSMC首席运营官姜尚义也表示,美国darpa推出的电子产业振兴计划(eri)推广了小芯片模式,并开始启动领先标准。姜尚义建议中国在国内建立自己的小芯片标准,以促进中国实现自己的标准。

小芯片模型的挑战

徐居延院士在报告中强调,小芯片模式成功的关键在于小芯片的标准和接口。作为一项创新,小芯片模型面临许多挑战。

首先是从技术层面。小芯片组装或包装没有统一的标准。目前,所有主要玩家都有自己的计划。虽然玩家的名字不同,但如果没有硅通孔、硅桥和高密度fo技术,他们就无法返回。无论是芯片堆叠还是大面积拼接,互连线都需要缩短,要求100%无缺陷互连线,否则整个芯片无法工作。

第二是质量保证。与传统的软ip相比,小芯片是经过硅验证的裸芯片,可以保证物理实现的正确性。然而,如果其中一个裸芯片出现问题,整个系统将受到影响,成本将非常高。因此,有必要确保小芯片100%无故障。当然,这也包括集成测试。封装后,一些小芯片可能无法从芯片外部的引脚直接访问,这给芯片测试带来了新的挑战。

第三是散热问题。几个甚至几十个裸芯片被封装在有限的空间内,并且互连线非常短,这使得散热问题更加困难。

第四是芯片网络问题。虽然每个小芯片本身都是为了避免死锁而设计的,并且它的通信系统可以很好地工作,但是当它们都连接在一起形成芯片网络时,可能会发生流量死锁和流量拥塞。超微半导体研究人员最近提出了死锁问题的解决方案。如果死锁问题能够完全解决,小芯片将为未来计算机设计的发展带来新的动力。

第五,供应链重塑。在小芯片模式下,eda工具提供商、芯片提供商和密封测试提供商都需要改变。例如,小芯片模式中的问题可能最终需要通过eda工具的改进来解决。eda工具需要从架构探索、芯片实现甚至物理设计方面提供全面的支持。还有来自不同芯片供应商的裸芯片进入封装供应商工厂的进度同步问题。

谁会笑到最后

例如,扑克游戏《瓦鸡蛋》(Tile Egg)是从最初的“跑得快”和“80分”的扑克游戏发展演变而来的。瓦鸡蛋最大的魅力在于卡片组合之间的变量。新手通常会把牌拼死,制定一个玩牌计划,然后等待兔子。这是初级阶段的机械游戏。完美的静态组合和动态变化是取胜之道。

小芯片模型是一种新的火柴板。小芯片模式及其商业化仍在探索之中,商业模式的创新可能会带来新的出路。

芯片设计公司可以通过ip提供自己的芯片,ip供应商可以通过硬核提供软核,芯片制造商和封装测试供应商可以提供整体封装解决方案,分销商也可以提供芯片集成。甚至一些有才华的工程师也可以建立独立的设计工作室来制造他们擅长的特定功能芯片,然后以小芯片模式卖给芯片产品公司。

封装进入新阶段,嘲笑世界的繁荣。小芯片模式将极大地改变封装行业的格局,从而改变整个芯片行业的格局。

*免责声明:这篇文章最初是作者写的。这篇文章的内容是作者的个人观点。重印半导体行业观察只是为了传达不同的观点。这并不意味着半导体行业观察同意或支持这一观点。如果您有任何异议,请联系半导体行业观察。

湖南幸运赛车 北京赛车pk10官网 天津十一选五开奖结果

© Copyright 2018-2019 klezmakers.com雅砻戎馨门户网站 Inc. All Rights Reserved.